PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-223901

(43)Date of publication of application: 21.08.1998

(51)Int.CI.

H01L 29/78

(21)Application number: 09-225077

(71)Applicant:

SONY CORP

(22)Date of filing:

21.08.1997

(72)Inventor:

KAWAI HIROHARU

IMANAGA TOSHIHARU

(30)Priority

Priority number: 08324368

Priority date: 04.12.1996


Priority country: JP

(54) FIELD EFFECT TRANSISTOR AND MANUFACTURE OF THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a GaN(gallium nitride) based field effect transistor capable of handling larger input amplitude making use of a gate insulation film.

SOLUTION: A channel layer 3 and a gate insulation film 4 are laminated on a substrate 1 through a buffer layer 2 in order of precedence, and a gate electrode 7 is arranged on it. A source electrode 5 and a drain electrode 6 are on both sides of the gate electrode 7 and electrically connected to the channel layer 3 through the openings 4a and 4b. The channel layer 3 is composed of n-type GaN, and the gate insulation film 4 is composed of AlN (aluminum nitride). The AlN has a high Schottky barrier because of being superior to insulation and can handle a large input amplitude. This can also form an inversion layer in an enhancement mode and the same operation as Si-MOS(silicon metal oxide semiconductor) can be made.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-223901

(43)公開日 平成10年(1998)8月21日

(51) Int.Cl.⁶

識別記号

H01L 29/78

FΙ

H01L 29/78

301B

301H

審査請求 未請求 請求項の数17 OL (全 13 頁)

(21)出願番号

特願平9-225077

(22)出願日

平成9年(1997)8月21日

(31)優先権主張番号 特願平8-324368

(32)優先日

平8 (1996)12月4日

(33)優先權主張国

日本(JP)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 河合 弘治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72) 発明者 今永 俊治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 藤島 洋一郎

(54) 【発明の名称】 電界効果型トランジスタおよびその製造方法

(57) 【要約】

【課題】 ゲート絶縁膜を用いることにより大きな入力 振幅をとることができるGaN系の電界効果トランジス タを提供する。

【解決手段】 基板1の上にバッファ層2を介してチャ ネル層3とゲート絶縁膜4が順次積層され、その上にゲ ート電極7が配設されている。ソース電極5とドレイン 電極6は、ゲート電極7を挟むようにして開口4a, 4 bを介してチャネル層3と電気的に接続されている。チ ャネル層3はn型のGaNにより構成され、ゲート絶縁 膜4はAINにより構成されている。AINは絶縁性に 優れているのでショットキー障壁が大きくなり、大きな 入力振幅をとることができる。また、エンハンスメント モードの場合においては反転層を形成することができ、 Si-MOSと同じような動作をさせることができる。



【特許請求の範囲】

【請求項1】 ガリウム(Ga), アルミニウム(Al), ホウ素(B) およびインジウム(In) からなる群のうちの少なくとも1種のIII 族元素と窒素(N)とを含むIII 族ナイトライド化合物半導体によりチャネル層を形成してなる電界効果型トランジスタであって、

ゲート電極とチャネル層との間にゲート絶縁膜を備えると共に、このゲート絶縁膜をIII族元素としてアルミニウムを少なくとも含むIII族ナイトライド化合物半導体により構成したことを特徴とする電界効果型トランジスタ。

【請求項2】 前記ゲート絶縁膜を、エピタキシャル成長させた I I I 族ナイトライド化合物半導体により構成したことを特徴とする請求項1 記載の電界効果型トランジスタ。

【請求項3】 前記チャネル圏を、エピタキシャル成長させた I I I 族ナイトライド化合物半導体により構成したことを特徴とする請求項2記載の電界効果型トランジスタ。

【請求項4】 前記ゲート絶縁膜を、Alx Gai-x Nの化学式で表されかつ0. 3 < X≤1の範囲であるII I族ナイトライド化合物半導体により構成したことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項5】 前記ゲート絶縁膜の膜厚は、1 n m以上 50 n m以下の範囲であることを特徴とする請求項1記 載の電界効果型トランジスタ。

【請求項6】 前記チャネル層に対して前記ゲート絶縁 膜の反対側にキャリア障壁層を備えたことを特徴とする 請求項1記載の電界効果型トランジスタ。

【請求項7】 前記チャネル層はキャリア走行層とキャリア供給層とを備えると共に、このキャリア供給層は前記キャリア走行層の前記ゲート絶縁膜側およびその反対側の少なくとも一方に対して配設されたことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項8】 前記キャリア走行層はキャリアとして電子を有する電子走行層であり、前記キャリア供給層はキャリアとして電子を供給する電子供給層であることを特徴とする請求項7記載の電界効果型トランジスタ。

【請求項9】 前記電子走行層および電子供給層に対して前記ゲート絶縁膜の反対側にキャリア障壁層として電子障壁層を備えたことを特徴とする請求項8記載の電界効果型トランジスタ。

【請求項10】 前記電子走行層を、III族元素としてガリウムおよびインジウムのうちの少なくともガリウムを含むと共に、n型不純物が添加されたあるいはn型不純物およびp型不純物が添加されていないIII族ナイトライド化合物半導体により構成したことを特徴とする請求項8記載の電界効果型トランジスタ。

【請求項11】 前記電子供給層を、III族元素とし 50 化合物半導体によりチャネル層を形成してなる電界効果

てアルミニウムおよびガリウムのうちの少なくともガリウムを含むと共に、n型不純物が添加されたIII族ナイトライド化合物半導体により構成したことを特徴とする請求項8記載の電界効果型トランジスタ。

【請求項12】 前記電子障壁層を、III族元素としてアルミニウムおよびガリウムのうちの少なくともガリウムを含むと共に、前記電子供給層よりも抵抗が高いかあるいはp型不純物が添加されたIII族ナイトライド化合物半導体により構成したことを特徴とする請求項9記載の電界効果型トランジスタ。

【請求項13】 前記ゲート電極を、アルミニウム, 金, チタン, 白金, パラジウム, タングステン, モリブ デンおよびニッケルからなる群のうちの少なくとも1種 を含む金属により構成したことを特徴とする請求項1記 載の電界効果型トランジスタ。

【請求項14】 前記ゲート電極の側面に、前記ゲート電極側の少なくとも一部において側壁を備えたことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項15】 前記ゲート電極は、前記側壁によりゲ20 一ト絶縁膜との接触面積が縮小されていることを特徴とする請求項14記載の電界効果型トランジスタ。

【請求項16】 ガリウム(Ga), アルミニウム(Al), ホウ素(B) およびインジウム(In) からなる 群のうちの少なくとも1種のIII 族元素と窒素(N)とを含むIII 族ナイトライド化合物半導体よりなるチャネル層の上に、ソース電極, ドレイン電極およびゲート絶縁膜を介してゲート電極を形成してなる電界効果型トランジスタの製造方法であって、

チャネル層を形成したのち、その上にゲート絶縁膜の構 30 成層を形成する構成層形成工程と、

ゲート絶縁膜の構成層の上にゲート電極のダミーゲート を形成するダミーゲート形成工程と、

ダミーゲートの側面に側壁を形成する側壁形成工程と、 ダミーゲートと側壁とをマスクとしてゲート絶縁膜の構 成層を選択的に除去し、ゲート絶縁膜を形成する工程と を含むことを特徴とする電界効果型トランジスタの製造 方法。

【請求項17】 更に、ゲート絶縁膜を形成したのち、 チャネル層の上にダミーゲートと側壁とを利用して選択 的にコンタクト層を形成し、その上にソース電極とドレ イン電極とを形成するソースドレイン電極形成工程を含 むことを特徴とする請求項16記載の電界効果型トラン ジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ガリウム (G a), アルミニウム (A1), ホウ素 (B) およびイン ジウム (In) からなる群のうちの少なくとも1種の I I 族元素と窒素 (N) とを含む I I I 族ナイトライド 化合物半導体によりチャネル層を形成してなる電界効果

型トランジスタおよびその製造方法に係り、特に、ゲート電極とチャネル層との間にゲート絶縁膜を備えてなる電界効果型トランジスタおよびその製造方法に関する。 【0002】

【従来の技術】 III 族ナイトライド化合物半導体であるガリウムナイトライド(GaN)はその禁制帯幅が3.4 eVと大きく、間接遷移伝導帯は更にその上1.5 eV以上のところにあると考えられている。また、GaNの飽和速度は約2.5 \times 10 7 cm/s であり、他の半導体であるシリコン(Si)やガリウム砒素(GaAs)やシリコンカーバイド(SiC)に比べて大きい。更に、GaNの破壊電場は約5 \times 10 6 V/cm と、Si やGaAs よりも一桁以上大きく、SiC も大きい。それゆえ、GaN は高周波、高温、大電力用半導体素子を構成する材料として大きな可能性を持つことが予想されてきた。

【0003】近年に至っては、GaNを用いた半導体素 子の試作例も見られるようになった。このうち、トラン ジスタに関しては、GaAs系の電界効果型トランジス タ (Field Effect Transistor ; FET) について開発 された構成をそのまま適用したものが報告されている。 【0004】図16および図17は、GaNを用いた電 界効果型トランジスタの従来例を表すものである。図1 6に示した電界効果型トランジスタは、いわゆるMES (Metal Semiconductor) 構造のものであり、サファイ ア基板1の上に真性のGaNよりなるバッファ層2を介 してn型のGaNよりなる動作層63が形成され、その 上にゲート電極7、ソース電極5およびドレイン電極6 がそれぞれ形成されている(M. A. Kahn, A. P L.,62(15),1786(1993))。図17 に示した電界効果型トランジスタは、いわゆるHEMT (High Electron Mobility Transistor) 構造のもので あり、サファイア基板1の上に不純物を添加しないGa Nよりなる電子走行層73bとn型のAlGaNよりな る電子供給層73aとが順次積層され、その上にゲート 電極7が形成されると共に、電子走行層73bの上に電 子供給層73aを挟むようにソース電極5とドレイン電 極6がそれぞれ形成されている(M. A. Kahn, A. P L., 65 (9), 1121 (1994)) 【0005】また、別の例では、HEMT構造において

A. P L., 65 (9), 1121 (1994))。 【0005】また、別の例では、HEMT構造において A L G a Nよりなる電子供給層の厚さを薄くすることに より、関値ゲート電圧を0V付近としたものもある (M. A. Kahn, A. P L., 68 (4), 22 (1996))。いわゆるエンハンスメントモードのも のである。

[0006]

【発明が解決しようとする課題】しかしながら、このようなMES構造やHEMT構造の電界効果型トランジスタでは、ゲート電極における金属と半導体とのショットキー障壁が1~1.2 e V程度と比較的小さく、GaA

s系のショットキー障壁 (0.7 eV) よりは大きいものの、順方向ゲートバイアスを大きくとれないという問題があった。但し、これはGaNに関する材料特有の問題というより、MESという電界効果型トランジスタの動作方式に問題があった。

【0007】これに対し、Si系では、MOS(Metal-Oxide-Semiconductor)型(すなわちMIS(Metal-In sulator-Semiconductor)型)の電界効果型トランジスタが用いられている。この電界効果型トランジスタでは、Siの酸化物のシリコンオキサイド(SiO2)が良質の絶縁膜であることから、ゲート電極をゲート絶縁膜としてのSiO2膜を介してSi層の上に形成し、SiO2膜とSi層との界面における反転層をチャネルとして動作させている。そのため、Si系の電界効果型トランジスタでは入力振幅を大きくとることができる。

【0008】従って、GaN系の電界効果型トランジスタにおいても、SiO2 並みの高い障壁をもち化学的に安定なゲート絶縁膜を用いることができれば、Si系と同じように大きな入力振幅をとることができるようになる。それにより、GaNにおいて特有の高耐圧性と相まって大きな出力が得られるようになる。

【0009】本発明はかかる問題点に鑑みてなされたもので、その目的は、化学的に安定したゲート絶縁膜を用いることにより、大きな入力振幅をとることができるGaN系の電界効果型トランジスタおよびその製造方法を提供することにある。

[0010]

【課題を解決するための手段】本発明の電界効果型トランジスタは、ガリウム、アルミニウム、ホウ素およびインジウムからなる群のうちの少なくとも1種のIII族元素と窒素とを含むIII族ナイトライド化合物半導体によりチャネル層を形成してなるものであって、ゲート電極とチャネル層との間にゲート絶縁膜を備えると共に、このゲート絶縁膜をIII族元素としてアルミニウムを少なくとも含む高抵抗のIII族ナイトライド化合物半導体により構成したものである。

【0011】本発明の電界効果型トランジスタの製造方法は、ガリウム、アルミニウム、ホウ素およびインジウムからなる群のうちの少なくとも1種のIII族元素と窒素とを含むIII族ナイトライド化合物半導体よりなるチャネル層の上に、ソース電極、ドレイン電極およびゲート絶縁膜を介してゲート電極を形成してなるものであって、チャネル層を形成したのち、その上にゲート絶縁膜の構成層を形成する構成層形成工程と、ゲート絶縁膜の構成層の上にゲート電極のダミーゲートを形成するダミーゲート形成工程と、ダミーゲートの側面に側壁を形成する側壁形成工程と、ダミーゲートと側壁とをマスクとしてゲート絶縁膜の構成層を選択的に除去し、ゲート絶縁膜を形成する工程とを含むものである。

7 【0012】この電界効果型トランジスタでは、ゲート

電極に電圧を加えると、その電圧に応じてドレイン電流 が増減する。ここで、ゲート電極とチャネル層との間に アルミニウムを少なくとも含む高抵抗のIII族ナイト ライド化合物半導体よりなるゲート絶縁膜が挿入されて いるので、ゲート電極の絶縁障壁が高くなっており、ゲ ート電極に大きな電圧を加えることができる。また、ゲ ート絶縁膜の絶縁性が高いので、ゲート絶縁膜の厚さを 薄くすることができ、相互コンダクタンスgnが大きく なり、動作が高速となる。

【0013】この電界効果型トランジスタの製造方法で は、チャネル層の上にゲート電極の構成層を形成したの ち、その上にダミーゲートを形成し、その側面に側壁を 形成する。次いで、このダミーゲートと側壁とをマスク としてゲート絶縁膜の構成層を選択的に除去し、ゲート 絶縁膜を形成する。

[0014]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0015】 (第1の実施の形態) 図1は本発明の第1 の実施の形態に係る電界効果型トランジスタの構成を表 20 すものである。この電界効果型トランジスタは、サファ イアよりなる基板 (例えばc面) 1の上にバッファ層 2 を介してチャネル層3とゲート絶縁膜4が順次積層され ている。このゲート絶縁膜4の上には、ゲート絶縁膜4 の開口4aを介してチャネル層3と電気的に接続された ソース電極5と、ゲート絶縁膜4の開口4bを介してチ ャネル層3と電気的に接続されたドレイン電極6とが配 設されている。ゲート絶縁膜4の上には、また、ソース 電極5とドレイン電極6との間にゲート電極7が配設さ れている。ソース電極5,ドレイン電極6およびゲート 電極7は、例えば基板1の側からチタン(Ti), アル ミニウム(Al)および金(Au)を順次積層して構成 されている。

【0016】バッファ層2は例えば高抵抗の真性GaN により構成されてており、その厚さは例えば 2μ mとな っている。チャネル層3は例えばn型不純物としてSi を添加したn型GaNにより構成されており、その厚さ は例えば0.1µmとなっている。その不純物濃度は、 例えば1×10¹⁸ c m⁻³である。なお、チャネル層3の 不純物濃度と厚さをそれぞれ制御することにより、ゲー 40 ト閾値電圧を適宜に調節することができる。すなわち、 不純物濃度を高くすればノルマルオン(デプレッション モード; depletion mode) となり、不純物濃度を低くす ればノルマルオフ(エンハンスメントモード; enhancem ent mode) となる。

【0017】例えば、チャネル層3の厚さが0.1 um の場合、不純物濃度が5×10¹⁵ c m⁻³以下においてエ ンハンスメントモードとなる。よって、上記の不純物濃 度1×10¹⁸ c m⁻³においてはデプレッションモードと なる。また、不純物濃度が 5 × 1 0 ¹⁴ c m⁻³ 以下におい 50 但し、 I o は 0 . 0 3 4 n A, デバイス (ダイオード)

ては、ゲート電極7に正の電圧を加えていくと、チャネ ル層3の中ではなく、ゲート絶縁膜4とチャネル層3と の界面のチャネル層3側に電子が誘起されるいわゆるM OS動作のエンハンスメントモードとなる。

【0018】ゲート絶縁膜4は例えばアルミニウムナイ トライド(A1N)により構成されており、その厚さは 例えば3 nmとなっている。なお、図2にA1NとGa Nとの間および白金(Pt)とGaNとの間のバンド接 続状態を示す。ここで、AINとGaNとの間は直接遷 移型バンド構造である。また、AlNとGaNとのバン ド接続比(△Ec / △Ec)は、GaAs系とほぼ同じ と見積もって約0.7程度とした。更に、図2には、実 験的に得られているGaNとPtとのショットキー障壁 (1. 1 e V) (L. Wang, A. P. L., 68 (9), 1267 (1996)) についても合わせて示 した。これにより、AINと金属とのショットキー障壁 はまだ知られていないが、AINとPtとのショットキ 一障壁は約3.1 e V程度であると推定される。この値 は、GaNまたはGaN系HEMT素子のゲートショッ トキー障壁の大きさの約3倍であり、SiO2と金属と のショットキー障壁の大きさと同等である。尚、ショッ トキー障壁とは、通常、電極金属の仕事関数と半導体の 電子親和力との差をいうが、ここではAINやSiO2 などの絶縁体の電子親和力との差もショットキー障壁と 便宜的に称している。

【0019】図3にゲート電極7の下における伝導帯の バンド概念図を示す。このように、本実施の形態に係る 電界効果型トランジスタでは、ゲート絶縁膜4によりゲ 一ト電極の絶縁障壁が大きくなっている。また、図4に 30 チャネル層3を真性GaNで構成した場合のゲート電極 7の下における伝導帯のフラットバンド概念図を示す。 この図から、チャネル層3を真性のあるいは不純物濃度 が極めて低いGaNにより構成すれば、Si-MOSと 同様に、ゲート電極7に正の電圧を加えることにより反 転層を形成することができることが分かる。

【0020】なお、A1Nの絶縁性に関しては過去に報 告がなされている(A. Bykhovski, J. Ap pl. Phys., 77 (4), 1616 (199 5))。この文献においては、図5に示したように、サ ファイア基板11の上にAIN層12, 真性のi-Ga N層13, n型のn-GaN層14, AIN層15およ びn型のn-GaN層16を順次積層し、n-GaN層 14の上とn-GaN層16の上に電極17, 18をそ れぞれ形成したn-GaN/AlN/n-GaNダイオ ードを用いて実験を行っている。n-GaN層14の厚 さは1 μm、AlN層15の厚さは3 nm、n-GaN 層16の厚さは0. 4μmである。

【0021】図6にその結果を示す。このように電圧が 2 Vのときの電流比(I/Io)は3×105 である。

面積は31400 μ m² である。従って、一般的なゲー ト面積である100 μ m² における電流値は約3.2× 10-8Aとなり、ゲート絶縁膜4に用いる場合には3n mの厚みで十分な性能を得られることが分かる。

【0022】この文献においては、AIN層15の厚さ が3nmよりも薄い場合の結果は報告されていないが、 例えば、厚さが1 nm程度のときの電流値が厚さ3 nm のときの100倍(すなわち3×10-6A) まで増加す るとしても、ゲート絶縁膜4として十分に用いることが できる。しかしながら、AINの1原子層における厚さ の変化が 0. 3 n m程度であることから、A l Nを 1 n mよりも薄い厚さで広い面積に亘って均一に形成するの は難しいと考えられる。よって、ゲート絶縁膜4の厚さ は1nm以上が好ましい。

【0023】なお、本実施の形態に係る電界効果型トラ ンジスタは、ソース電極5およびドレイン電極6の周囲 の領域におけるチャネル層3からバッファ層2の一部に かけて、この電界効果型トランジスタを他の素子と分離 するための分離部8が適宜形成されている。この分離部 8には例えばヘリウム(He) イオンが注入されてい る。

【0024】このような構成を有する電界効果型トラン ジスタは、次のようにして製造することができる。

【0025】まず、例えば、サファイアよりなるc面の 基板1を用意し、水素(H2)ガス雰囲気中において、 1050℃でクリーニングする。次いで、例えば、温度 を520℃に下げ、MOCVD (Metal Organic Chemic al Vapor Deposition) 法により原料ガスを供給しつつ 膜厚25nmのGaNの下地層(図示せず)を成長させ る。そののち、例えば、温度を1000℃に上げ、MO CVD法により原料ガスを供給しつつバッファ層 2, チ ャネル層3,ゲート絶縁膜4をそれぞれ成長させる。な お、GaN下地層とは通常核形成層(nucleati on layer)ともいわれ、GaN成長では公知の 技術である。

【0026】ここで原料ガスには、例えば、ガリウムの 原料としてトリメチルガリウム (Ga (CH3) 3;T MG), アルミニウムの原料としてトリメチルアルミニ ウム (Al (CH₃)₃; TMA), 窒素の原料として アンモニア (NH3) およびn型の不純物の原料として シラン (SiH4) をそれぞれ用いる。各ガスの流量 は、例えば、TMGが40µmol/min, TMAが $10 \mu \text{mol/min}, \text{ } \text{\textit{TV}} \text{\textit{T=r}} \text{\textit{i}} \text{\textit{0}}. \text{\textit{4}} \text{\textit{mol/m}}$ inおよびシランが約0.01~0.1 μmol/mi nである。また、原料ガスと共に、キャリアガスとして 8リットル/minの水素ガスと8リットル/minの 窒素 (N2) ガスを流す。成長圧力は例えば250To rrである。

【0027】続いて、分離部8の形成領域に例えばHe

離を行ったのち、例えば反応性イオンエッチング (Reac tivelon Etching; RIE) 法によりゲート絶縁膜4を 選択的に除去して開口4a、4bを形成する。開口4 a, 4bを形成したのち、ソース、ゲートおよびドレイ ンの各電極形成領域にそれぞれ同時に例えばチタン、ア ルミニウムおよび金を順次蒸着することにより、ソース 電極5、ゲート電極7およびドレイン電極6をそれぞれ 形成する。そののち、窒素ガス雰囲気中において、例え ば700℃で1分間の熱処理を行い、ソース電極5およ びドレイン電極6のコンタクト抵抗を低下させる。これ により図1に示した電界効果型トランジスタとなる。

【0028】以下、この電界効果型トランジスタの動作 について説明する。

【0029】この電界効果型トランジスタでは、ここに おいてはデプレッションモードなので、ゲート電極7に 負の電圧を加えるとチャネル層 3内に空乏層が形成さ れ、ソース電極5とドレイン電極6との間に流れるドレ イン電流が減る。このとき、ゲート絶縁膜4により絶縁 障壁が高くなっているので、ゲート電極7に加えること 20 ができる電圧が大きくなり、その出力が大きくなる。ま た、AlNは絶縁性が高いので、ゲート絶縁膜4の厚さ を薄くすることができ、ゲート電極7とチャネル層3と の距離が短くなると共に、A1Nの比誘電率が約10 と、SiOz の4よりも大きいので、相互コンダクタン スgmが大きくなり、高速で動作する。

【0030】なお、エンハンスメントモードの場合に は、ゲート電極7に正の電圧を加えるとチャネル層3内 に電子が誘起され、ソース電極5とドレイン電極6との 間にドレイン電流が流れることを除き、デプレッション モードと同様である。また、チャネル層3が真性または 極めて不純物濃度が低いGaNにより構成されたエンハ ンスメントモードの場合には、ゲート電極7に正の電圧 を加えるとチャネル層3とゲート絶縁膜4との界面のチ ャネル層 3 側内に電子が誘起され、反転層が形成され て、ソース電極5とドレイン電極6との間にドレイン電 流が流れることを除き、デプレッションモードと同様で ある。

【0031】このように本実施の形態に係る電界効果型 トランジスタによれば、AINよりなるゲート絶縁膜4 をゲート電極7とチャネル層3との間に備えるようにし たので、化学的熱的に安定でかつ絶縁障壁が大きくな り、大きなゲート電圧を加えることができる。よって、 大きな出力を得ることができる。また、エンハンスメン トモードの場合においても十分にゲート電圧を加えるこ とができ、反転層の形成というSi-MOSと同じよう な動作をさせることができる。更に、ゲート電極7を構 成する材質選択の幅が広くなり、プロセスの自由度が大 きくなる。

【0032】また、ゲート絶縁膜4を絶縁性の高いA1 イオンを選択的に注入し、素子の分離を行う。素子の分 50 Nにより構成するようにしたので、ゲート絶縁膜4の厚

30

さを薄くしても十分に絶縁することができると共に、A INは誘電率が高いので、相互コンダクタンスgm を大 きくすることができ、高速で動作させることができる。 【0033】更に、ゲート絶縁膜4をMOCVD法によ り成長させた(すなわちエピタキシャル成長させた)A 1 Nにより構成するようにしたので、結晶性を高くする ことができ、設計通りの絶縁性を得ることができる。加 えて、チャネル層3もMOCVD法により成長させたn 型GaNにより構成するようにしたので、チャネル層3 と続けてゲート絶縁膜4を形成することができ、容易に 製造することができる。

【0034】 (第2の実施の形態) 図7は本発明の第2 の実施の形態に係る電界効果型トランジスタの構成を表 すものである。この電界効果型トランジスタは、第1の 実施の形態におけるチャネル層3とバッファ層2との間 にキャリア障壁層(ここでは電子障壁層9)を備えたこ とを除き、他は第1の実施の形態と同一の構成を有して いる。よって、同一の構成要素には同一の符号を付し、 ここではその詳細な説明を省略する。

【0035】電子障壁層9は例えば高抵抗の真性Alx Ga1-x Nにより構成されており、その厚さは例えば 0. 05μmとなっている。このΙΙΙ族元素の組成比 は、例えば、アルミニウムが0.2でガリウムが0.8 (すなわちx=0. 2) である。また、チャネル層 3 は、例えば、厚さが50nm、不純物濃度が2×1018 c m⁻³である。

【0036】図8にゲート電極7の下における伝導帯の バンド概念図を示す。このように、本実施の形態に係る 電界効果型トランジスタでは、チャネル層3をゲート絶 縁膜4と電子障壁層9とで挟むことにより、電子がチャ ネル層3にたまるようになっている。これにより、相互 コンダクタンスgm の増大やショートチャネル効果の抑 制を図ることができるようになっている。なお、これら は、チャネル層3の厚さが薄い方がより高い効果を得る ことができるので、本実施の形態においては、第1の実 施の形態よりも更に厚さを薄くしている。

【0037】また、この電界効果型トランジスタは、第 1の実施の形態と同様にして製造することができる。す なわち、例えば基板1の上に図示はしていないがGaN 下地層を成長させたのち、例えばMOCVD法によりバ ッファ層2、電子障壁層9、チャネル層3およびゲート 絶縁膜4をそれぞれ成長させる。なお、電子障壁層9を 成長させる際の条件は第1の実施の形態と同一である。

【0038】更に、この電界効果型トランジスタは次の ように動作する。ここにおいてはデプレッションモード であるので、第1の実施の形態と同様に、ゲート電極7 に負の電圧を加えるとドレイン電流が減る。このとき、 チャネル層3に対してゲート絶縁膜4の反対側に電子障 壁層9が設けられかつチャネル層3が薄くなっているの

する。また、ショートチャネル効果が抑制され、定電流 領域が安定すると共に、ドレイン-ソース耐圧が保持さ れる。なお、これらはエンハンスメントモードの場合に おいても同様である。

【0039】このように本実施の形態に係る電界効果型 トランジスタによれば、チャネル層3に対してゲート絶 縁膜4の反対側に電子障壁層9を設けると共にチャネル 層3の厚さを薄くするようにしたので、相互コンダクタ ンスgm を大きくすることができ、高速で動作させるこ とができる。また、ショートチャネル効果を抑制するこ とができ、定電流領域を安定して得ることができると共 に、ドレイン-ソース耐圧を保持することができる。更 に、第1の実施の形態と同様にAlNよりなるゲート絶 縁膜4を備えているので、第1の実施の形態において説 明した効果も有している。

【0040】 (第3の実施の形態) 図9は本発明の第3 の実施の形態に係る電界効果型トランジスタの構成を表 すものである。この電界効果型トランジスタは、第2の 実施の形態におけるチャネル層 3に代えてチャネル層 2 3を備えたことを除き、他は第2の実施の形態と同一の 構成を有している。よって、同一の構成要素には同一の 符号を付し、ここではその詳細な説明を省略する。

【0041】チャネル層23は、2層のキャリア供給層 (ここでは電子供給層23a) の間にキャリア走行層 (ここでは電子走行層23b) を挟んだ構成を有してい る。電子供給層23aは、例えば、厚さが3nmであ り、n型不純物としてSiが添加されたn型GaNによ り構成されている。不純物濃度は例えば2×10¹⁹ cm -3である。電子走行層23bは、例えば、厚さが10n mであり、n型不純物およびp型不純物が添加されてい ないGal-y Iny Nにより構成されている。このII I 族元素の組成比は、例えばガリウムが 0.8でインジ ウムが0.2 (すなわちy=0.2) である。

【0042】図10にゲート電極7の下における伝導帯 のバンド概念図を示す。このように、本実施の形態に係 る電界効果型トランジスタでは、電子供給層23aと電 子走行層23bとがヘテロ接合となっており、ヘテロ接 合界面において電子供給層23a側が空乏化し電子走行 層23b側に電子(二次元電子ガス)がたまるようにな っている。この構造は、As系高出力トランジスタに採 用されているPHEMT (pseudomorphic HEMT) に類似したものである。

【0043】この電界効果型トランジスタは、第1の実 施の形態と同様にして製造することができる。すなわ ち、例えば基板1の上に図示はしていないがGaN下地 層を成長させたのち、例えばMOCVD法によりバッフ ァ層 2, 電子障壁層 9, 電子供給層 2 3 a, 電子走行層 23b, 電子供給層23aおよびゲート絶縁膜4を順次 成長させる。電子走行層23bを成長させる際には、イ で、相互コンダクタンスgm が大きくなり、高速で動作 50 ンジウムの原料として例えばトリメチルインジウム (I

12

n (CH3) 3 ; TMIn) を用いる。各ガスの流量は、例えば、TMGを 5μ mol/min, TMInを 40μ mol/minである。また、キャリアガスは窒素ガスのみを16リットル/min流す。成長温度は例えば800である。電子障壁層9,電子走行層23 b層を成長させる際の条件は第1の実施の形態と同一である。

【0044】この電界効果型トランジスタは次のように動作する。この電界効果型トランジスタでは、電子走行層23bに二次元電子ガスがたまっている。ゲート電極7に電圧を加えると、その電圧に応じて二次元電子ガスの濃度が増減し、ソース電極5とドレイン電極6との間に流れるドレイン電流が変化する。このとき電子供給層23aと電子走行層23bが分離されているので、電子は不純物による散乱をうけずに走行する。よって、電子の移動度が高くなり、高速で動作する。

【0045】このように本実施の形態に係る電界効果型トランジスタによれば、電子供給層23aと電子走行層23bとを備えるようにしたので、不純物による散乱をうけずに電子が走行することができる。よって、電子の移動度を高くすることができ、より高速で動作させることができる。また、第1の実施の形態と同様にA1Nよりなるゲート絶縁膜4を備えているので、第1の実施の形態において説明した効果も有している。更に、第2の実施の形態と同様に電子障壁層9も備えているので、第2の実施の形態において説明した効果も有している。

【0046】(第4の実施の形態)図11は本発明の第4の実施の形態に係る電界効果型トランジスタの構成を表すものである。この電界効果型トランジスタは、第3の実施の形態と同様に、基板1の上にバッファ層2を介して電子障壁層39およびチャネル層33が順次積層されており、チャネル層33の上にはソース電極5およびドレイン電極6がそれぞれ配設されると共に、その間にはゲート絶縁膜4を介してゲート電極7が配設されている。ここでは、電子障壁層39、チャネル層33の具体的構造およびソース電極5、ドレイン電極6、ゲート電極7のチャネル層33に対する電気的接続の構造が異なっていることを除き、他は第3の実施の形態と同一の構成を有している。よって、同一の構成要素には同一の符号を付し、ここではその詳細な説明については省略する。

【0047】電子障壁層 39は、第3の実施の形態と同様に、例えば、厚さが 0.05μ mであり、高抵抗の真性 A lx G a I -x N により構成されている。但し、I I 上族元素の組成比は、例えばアルミニウムが0.3でガリウムが0.7(すなわちx=0.3)である。

【0048】チャネル層33は、電子障壁層39の上に 形成されたキャリア供給層(ここでは電子供給層33 a)と、その上に形成されたキャリア走行層(ここでは 電子供給層33b)とから構成されている。電子供給層

【0049】チャネル層330上には、ゲート絶縁膜4に隣接してコンタクト層41が形成されており、その上にソース電極5とドレイン電極6とがそれぞれ形成されている。コンタクト層41は、例えば、厚さが 0.3μ mであり、n型不純物としてSiが添加されたn型Ga1-y Iny Nにより構成されている。III族元素の組成比は、例えばガリウムが0.85でインジウムが0.152(すなわちy=0.15)である。不純物濃度は例えば 5×10^{19} c m^{-3} である。

【0050】ゲート絶縁膜4の上には、絶縁性を有する側壁42と、この側壁42がゲート絶縁膜4近傍の側面に設けられたゲート電極7とが形成されている。側壁42は、例えば、幅が約0.2 μ mであり、シリコンナイトライド(Si3N4)により構成されている。すなわち、本実施の形態の電界効果型トランジスタでは、ゲート電極7とソース電極5が接続されたコンタクト層41とが側壁42の極わずかな幅を隔てて近接して形成されており、ソース電極5とゲート電極7との間における抵抗(いわゆるソース抵抗)を小さくすることができるようになっている。また、ゲート電極7はゲート絶縁膜4との接触面積が側壁42により縮小されたいわゆるTゲート構造を有しており、ゲート電極7の抵抗(いわゆるゲート抵抗)を小さくすることができるようになっている。

【0051】コンタクト層41、ソース電極5およびドレイン電極6とゲート電極7との間には、それらの間の電気的絶縁を確保するための絶縁膜43が配設されている。絶縁膜43は、例えばポリイミドにより構成されている。

【0052】このような構成を有する電界効果型トランジスタは、次のようにして製造することができる。図1 2~図15はその各製造工程を表すものである。

【0053】まず、図12(a)に示したように、第1の実施の形態と同様にして、例えば基板1の上に図示しないGaN下地層を成長させたのち、例えばMOCVD法によりバッファ層2,電子障壁層39,電子供給層33a,電子走行層33bおよびゲート絶縁膜4を構成する構成層としてのAlNよりなるAlN層51を成長させる(チャネル層形成工程、構成層形成工程)。なお、MOCVD法の条件は第1の実施の形態と同一である。

【0054】次いで、図12(b)に示したように、こ 50 のAIN層51の上に、例えばCVD(Chemical Vapor

Deposition)法によりシリコンオキサイド(SiO2)よりなる層をO. $6\mu m$ 積層したのち、これをリソグラフィ技術を用いてエッチングにより選択的に除去しO. $8\mu m$ 幅のダミーゲートS2を形成する(ダミーゲート形成工程)。

【0055】続いて、同じく図12(b)に示したように、全面(すなわちダミーゲート52およびA1N層51の上)に、例えばスパッタ法によりSi3N4よりなるSi3N4層53を0.3 μ m積層する。そののち、図13(a)に示したように、Si3N4層53を例えばテトラフルオロメタン(CF4)を含むガスを用いたRIE法により除去し、ダミーゲート52の側面に側壁42を形成する(側壁形成工程)。

【0056】側壁を形成したのち、同じく図13 (a) に示したように、ダミーゲート52および側壁42をエッチングマスクとして、AIN層51を例えばアルカリ溶液を用いたウエットエッチングにより選択的に除去し、ゲート絶縁膜4を形成する(ゲート絶縁膜形成工程)。なお、AIN層のアルカリ溶液を用いたエッチング技術は公知の技術であり(J.R.Mileham, Appl. Phys. Lett., 67 (1996) 1119.)、ここでは、例えば60℃に加熱したアルカリ溶液中に30分間浸すことにより行う。

【0057】ゲート絶縁膜4を形成したのち、図13 (b)に示したように、全面に例えばMOCVD法によりコンタクト層41を成長させる。但し、ダミーゲート52および側壁42の上においてはエピタキシャル成長が起こらない。すなわち、ここでは、ダミーゲート52および側壁42を利用することにより、コンタクト層41をゲート絶縁膜4に隣接させて電子走行層33bの上に選択的に形成する(コンタクト層形成工程)。

【0058】コンタクト層41を形成したのち、図14(a)に示したように、第1の実施の形態と同様にして、分離部8を形成する。そののち、コンタクト層41の上に、例えばリフトオフ法により選択的にチタン,アルミニウムおよび金を順次蒸着し、ソース電極5およびドレイン電極6をそれぞれ形成する。次いで、例えば、窒素ガス雰囲気中において約700℃で1分間の熱処理を行い、ソース電極5およびドレイン電極6のコンタクト抵抗を低下させる(ソースドレイン電極形成工程)。 【0059】ソース電極5およびドレイン電極6を形成したのち、全面(ソース電極5,ドレイン電極6,コン

したのち、全面(ソース電極5,ドレイン電極6,コンタクト層41,側壁42およびダミーゲート52の上)にポリイミドよりなる膜を塗布形成したのち、例えばCF4を含むガスを用いたRIE法によりその一部を除去(エッチバック)してダミーゲート52の表面を露出させ、絶縁膜43を形成する(絶縁膜形成工程)。

【0060】絶縁膜43を形成したのち、図14(b)に示したように、全面(絶縁膜43およびダミーゲート52の上)にレジスト膜54を塗布形成し、ダミーゲート52が露出するようにダミーゲート52よりも大きな 50

幅の開口54aを選択的に形成する。そののち、フッ化 水素 (HF) を含むエッチング溶液を用いたウエットエ ッチングによりダミーゲート52を除去する。

【0061】ダミーゲート52を除去したのち、図15に示したように、全面(ゲート絶縁膜4,絶縁膜43およびレジスト膜54の上)に、チタン、アルミニウムおよび金を順次積層した金属膜55を形成する。そののち、レジスト膜54をその上の金属膜55と共に除去

(リフトオフ) してゲート電極7を形成する(ゲート電極形成工程) と共に、酸素(O2)とCF4とを含むガスを用いたドライエッングにより絶縁膜43を選択的に除去してソース電極5とドレイン電極6の一部をそれぞれ露出させる。これにより、図11に示した電界効果型トランジスタとなる。

【0062】このようにして形成された電界効果型トランジスタは、次のように動作する。この電界効果型トランジスタでは、ゲート電極7に電圧を加えると、電子走行層33bにおける二次元電子ガスの濃度が増減し、ソース電極5とドレイン電極6との間に流れるドレイン電流が変化する。ここでは、ゲート電極7とソース電極5が接続されたコンタクト層41とが側壁42を隔てて近接して配設されているので、いわゆるソース抵抗が小さくなっている。

【0063】このように本実施の形態に係る電界効果型トランジスタによれば、ゲート電極7とソース電極5が接続されたコンタクト層41とを側壁42を隔てて近接して配設するようにしたので、いわゆるソース抵抗を小さくすることができる。なお、本実施の形態に係る電界効果型トランジスタは、第1の実施の形態と同様にAl Nよりなるゲート絶縁膜4を備え、かつ第2の実施の形態と同様に電子障壁層39を備え、かつ第3の実施の形態と同様にチャネル層33を電子供給層33aと電子走行層33bとにより構成するようにしたので、第1ないし第3の実施の形態において説明した効果も有している。

【0064】また、本実施の形態に係る電界効果型トランジスタの製造方法によれば、ダミーゲート52および 側壁42を利用してゲート絶縁膜4を形成するようにしたので、製造工程を簡素化することができ、容易に本実施の形態に係る電界効果型トランジスタを実現することができる。

【0065】以上、実施の形態を挙げて本発明を説明したが、本発明は上記各実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記各実施の形態においては、ゲート絶縁膜4をA1Nにより構成するようにしたが、III族元素としてアルミニウムを少なくとも含むIII族ナイトライド化合物半導体であれば高い抵抗値を有しているので同様の効果を得ることができる。特に、AlxGa1-x Nの化学式で表されかつ

3 < X ≤ 1 である I I I 族ナイトライド化合物半導

体は抵抗が高く好ましい。なお、アルミニウムの組成比 が大きくなると抵抗が高くなるので、最も好ましくはA 1 Nである。

【0066】また、上記各実施の形態においては、ゲー ト電極7の材質をプロセスの簡単さからソース電極5お よびドレイン電極6と同じものとしたが、他の材質によ り構成するようにしてもよい。その際、仕事関数の観点 から最適なものを選択することもできる。例えば、ショ ットキー障壁を大きくしたい場合には仕事関数の大きな 白金やパラジウム (Pd) やニッケル (Ni) などが適 しており、自動車エンジン、原子力や化学プラント内又 は宇宙環境など300℃を越える温度ではモリブデン (Mo) やタングステン (W) などが適している。

【0067】更に、上記各実施の形態においては、ゲー ト絶縁膜4の厚さを具体的に数値を挙げて説明したが、 このゲート絶縁膜4の厚さは薄いほうが相互コンダクタ ンスgm を大きくすることができるので、50nm以下 が好ましく、10 nm以下が特に好ましい。また、第1 の実施の形態において説明したように、ゲート絶縁膜4 の均一性を確保するために、1 n m以上が好ましい。

【0068】加えて、上記第3の実施の形態において は、電子供給層23a (すなわちキャリア供給層) を電 子走行層23b (すなわちキャリア走行層) の両側に配 設するようにしたが、いずれか一方のみでもよい。ま た、上記第4の実施の形態においては、電子供給層33 a(すなわちキャリア供給層)を電子走行層33b(す なわちキャリア走行層)の基板1側に配設するようにし たが、両側あるいは基板1と反対側のみに配設するよう にしてもよい。

【0069】更にまた、上記第3の実施の形態において は、電子走行層23bをn型不純物およびp型不純物を 添加しないGaInNにより構成するようにしたが、n 型不純物を添加したGaInNにより構成するようにし てもよく、n型不純物を添加したまたはn型不純物およ びp型不純物を添加しないGaNにより構成するように してもよい。加えてまた、電子供給層23aをn型不純 物を添加したGaNにより構成するようにしたが、n型 不純物を添加したA 1 G a Nにより構成するようにして もよい。

【0070】同様に、上記第4の実施の形態において は、電子走行層33bをn型不純物およびp型不純物を 添加しないGaNにより構成するようにしたが、n型不 純物を添加したGaNにより構成するようにしてもよ く、n型不純物を添加したまたはn型不純物およびp型 不純物を添加しないGaInNにより構成するようにし てもよい。また、電子供給層33aをn型不純物を添加 したAIGaNにより構成するようにしたが、n型不純 物を添加したGaNにより構成するようにしてもよい。

【0071】更にまた、上記第2ないし第4の実施の形

により構成するようにしたが、III族元素としてアル ミニウムおよびガリウムのうちの少なくともガリウムを 含むと共に、電子供給層よりも抵抗が高いかあるいはp 型不純物が添加されたIII族ナイトライド化合物半導 体により構成するようにしてもよい。

【0072】加えてまた、本発明は、上記第3および第 4の実施の形態において、電子供給層23a, 33aと 電子走行層23b、33bとの間に真性のGaNよりな るスペーサ層(厚みは例えば1 nm)を挿入し、電子移 動度を更に高めるようにしてもよい。

【0073】更にまた、上記第4の実施の形態において は、ダミーゲート52をSiO2により構成すると共 に、ゲート電極7を形成するに先立ちこのダミーゲート 52を除去するようにしたが、ダミーゲート52をタン グステンやモリブデンなどの耐熱金属 (例えば700℃ 以上での熱処理においても耐えうる金属)により構成 し、これを除去することなくそのままゲート電極7の一 部として用いるようにしてもよい。

【0074】加えてまた、上記各実施の形態において は、チャネル層3をn型のIII族元素ナイトライド化 合物半導体で構成するようにしたが、本発明は、p型の III 族元素ナイトライド化合物半導体で構成した場合 についても適用することができる。

【0075】更にまた、上記各実施の形態においては、 電子障壁層9,39、チャネル層3,23,33、ゲー ト絶縁膜4およびコンタクト層41をMOCVD法によ りそれぞれエピタキシャル成長させるようにしたが、分 子線エピタキシー (Molecular Beam Epitaxy; MBE) 法や有機金属分子線エピタキシー (Metal Organic Mole cular Beam Epitaxy; MOMBE) 法やその他のCVD 法などの他の方法によりエピタキシャル成長させるよう にしてもよい。

[0076]

【発明の効果】以上説明したように本発明の電界効果型 トランジスタによれば、少なくともアルミニウムを含む 高抵抗のIII族元素ナイトライド化合物半導体よりな るゲート絶縁膜を備えるようにしたので、ゲート電極の 絶縁障壁が大きくなり、大きなゲート電圧を加えること ができ、大きな出力を得ることができるという効果を奏 する。また、エンハンスメントモードの場合においても 十分にゲート電圧を加えることができるので、反転層の 形成というSi-MOSと同じような動作をさせること ができるという効果を奏する。更に、ゲート電極を構成 する材質選択の幅が広くなり、プロセスの自由度が大き くなるという効果も奏する。加えて、ゲート絶縁膜の厚 さを薄くすることができるので、相互コンダクタンスg n を大きくすることができ、高速で動作させることがで きるという効果を奏する。

【0077】また、本発明の電界効果型トランジスタの 態においては、電子障壁層9,39を真性のAlGaN 50 製造方法によれば、ゲート酸化膜の構成層の上にダミー

ゲートと側壁とを形成すると共に、これらを利用してゲート絶縁膜4を形成するようにしたので、製造工程を簡素化することができ、容易にゲート電極の側面に側壁を設けた本発明の電界効果型トランジスタを実現することができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図2】AINとGaNとの間およびPtとGaNとの間のバンド接続状態を表す概念図である。

【図3】図1に示した電界効果型トランジスタのゲート電極下における伝導帯のバンド概念図である。

【図4】チャネル層を真性のGaNにより構成した場合のゲート電極下における伝導帯のフラットバンド概念図である。

【図5】A1Nの絶縁性を調べる実験に用いられたn-GaN/A1N/n-GaNダイオードの構成を表す断面図である。

【図6】図5に示したダイオードにおける電圧と電流との関係を表す特性図である。

【図7】本発明の第2の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図8】図7に示した電界効果型トランジスタのゲート 電極下における伝導帯のバンド概念図である。

【図9】本発明の第3の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図10】図9に示した電界効果型トランジスタのゲー

ト電極下における伝導帯のバンド概念図である。

【図11】本発明の第4の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図12】図11に示した電界効果型トランジスタの各 製造工程を表す断面図である。

【図13】図12に続く各製造工程を表す断面図である。

【図14】図13に続く各製造工程を表す断面図である。

10 【図15】図14に続く各製造工程を表す断面図である。


【図16】従来の電界効果型トランジスタの構成を表す 断面図である。

【図17】従来の他の電界効果型トランジスタの構成を 表す断面図である。


【符号の説明】


1, 11…基板、2…バッファ層、3, 23, 33…チャネル層、4…ゲート絶縁膜、4a, 4b…開口、5…ソース電極、6…ドレイン電極、7…ゲート電極、8…20分離部、9, 39…電子障壁層(キャリア障壁層)、12, 15…AlN層、13…i—GaN層、14, 16…n—GaN層、23a, 33a, 73a…電子供給層(キャリア供給層)、23b, 33b, 73b…電子走行層(キャリア走行層)、41…コンタクト層、42…側壁、43…絶縁膜、51…AlN層(ゲート絶縁膜の構成層)、52…ダミーゲート、53…Si3N4層、54…レジスト膜、55…金属層、63…動作層

【図1】




【図4】 【図5】








【図2】





【図17】






















[図14]





【図15】

